HLS – High Level Synthesis

Progettazione e sviluppo in HLS. High Level Synthesis di Xilinx e’ la soluzione ideale per sfruttare la potenza dell’hardware fpga unita alla metodologia ┬ádi sviluppo di alto livello del linguaggio C, che permette di sviluppare IP per fpga scrivendo in codice C, invece che in un linguaggio HDL (VHDL o Verilog)